| TAZ-PFC-2014-051 |
Paralelización del algoritmo de búsqueda de un reconocedor automático de voz
Vallés Martín, Juan
Miguel Artiaga, Antonio (dir.)
Universidad de Zaragoza,
EINA,
2014
Departamento de Ingeniería Electrónica y Comunicaciones, Área de Teoría de la Señal y Comunicaciones
Ingeniero de Telecomunicación
Resumen: El proyecto plantea el estudio de la viabilidad de un reconocedor automático del habla (RAH) con funciones en paralelo mediante el desarrollo de un prototipo. Los objetivos principales son la paralelización de la búsqueda de la secuencia de estados (sonidos) más probable y el cálculo de las verosimilitudes de los datos de entrada (observaciones), explorando las posibilidades que este paralelismo ofrece y viendo el rendimiento que con él puede llegarse a obtener. El desarrollo se lleva a cabo en el lenguaje de programación C, mientras que las funciones paralelizadas se implementan en GPUs utilizando CUDA, un modelo de programación adaptado a esta arquitectura, y su extensión para C.
Palabra(s) clave (del autor): gpu ; reconocimiento automático del habla (rah) ; cuda ; algoritmo de viterbi ; heterogeneous parallel programming
Tipo de Trabajo Académico: Proyecto Fin de Carrera
Notas: Realizado con la colaboración del Laboratorio de Tecnologías del Habla de la Universidad de Zaragoza (http://vivolab.es/)
Enlace permanente:
El registro pertenece a las siguientes colecciones:
Trabajos académicos > Trabajos Académicos por Centro > Escuela de Ingeniería y Arquitectura
Trabajos académicos > Proyectos fin de carrera