Accueil > Procesadores comerciales |
GDOC-2014-2392 |
Curso: 2014-2015
Universidad de Zaragoza,
Zaragoza
Titulación: Graduado en Ingeniería Informática
Idioma: Español
Profesor(es): Ibáñez Marín, Pablo Enrique
Resumen: En esta asignatura se continúa la línea iniciada con las asignaturas “Arquitectura y Organización I y II”, buscando aumentar y profundizar los conocimientos teóricos y prácticos sobre organización del computador, arquitectura del procesador y su relación con el compilador, en lo relativo a la ejecución eficiente de uno o pocos flujos de instrucciones. Esta asignatura se complementa con la asignatura Multiprocesadores, pero pueden cursarse en cualquier orden. En relación a la organización (estructura, función y control), se introducen técnicas comerciales de extracción de paralelismo de grano fino, como ejecución multi-threading y ejecución fuera de orden. En relación a la arquitectura (lenguaje máquina), se presentan extensiones de propósito específico al repertorio de instrucciones, como las extensiones multimedia, y se estudian arquitecturas de propósito específico como los procesadores digitales de señal (DSPs) o los microcontroladores para sistemas empotrados. Finalmente se estudia cómo el compilador es capaz de sacar provecho de cada una de estas arquitecturas, y cómo se puede medir y mejorar el rendimiento del código crítico, bien de forma manual o bien guiando al compilador.
Este registro pertenece a las colecciones:
materiales-academicos > guias-docentes > guias-docentes-ingenieria-arquitectura > grados-ingenieria-arquitectura > grado-ingenieria-informatica
materiales-academicos > guias-docentes > Guías docentes: Curso 2014-2015