000061115 001__ 61115 000061115 005__ 20170510132216.0 000061115 037__ $$aTAZ-TFG-2016-4301 000061115 041__ $$aspa 000061115 1001_ $$aLópez Azcona, Lucas 000061115 24200 $$aAutomatic generation of System Verilog verification of VHDL register bank 000061115 24500 $$aGeneración automática de verificación en System Verilog de un banco de registros VHDL 000061115 260__ $$aZaragoza$$bUniversidad de Zaragoza$$c2016 000061115 506__ $$aby-nc-sa$$bCreative Commons$$c3.0$$uhttp://creativecommons.org/licenses/by-nc-sa/3.0/ 000061115 520__ $$aRealización de un proyecto para la empresa BSH consistente en generar la verificación automática de un sistema de bancos de registros implementados en VHDL. 000061115 521__ $$aGraduado en Ingeniería Informática 000061115 540__ $$aDerechos regulados por licencia Creative Commons 000061115 700__ $$aNavarro Tabernero, Denis$$edir. 000061115 700__ $$aResano Ezcaray, Jesús Javier$$edir. 000061115 7102_ $$aUniversidad de Zaragoza$$bInformática e Ingeniería de Sistemas$$cArquitectura y Tecnología de Computadores 000061115 8560_ $$f472328@celes.unizar.es 000061115 8564_ $$s1302214$$uhttps://zaguan.unizar.es/record/61115/files/TAZ-TFG-2016-4301.pdf$$yMemoria (spa) 000061115 909CO $$ooai:zaguan.unizar.es:61115$$pdriver$$ptrabajos-fin-grado 000061115 950__ $$a 000061115 951__ $$adeposita:2017-05-10 000061115 980__ $$aTAZ$$bTFG$$cEINA