Página principal > Control digital con FPGA de etapas de potencia |
GDOC-2017-67236 |
Curso: 2017-2018
Universidad de Zaragoza,
Zaragoza
Titulación: Máster Universitario en Ingeniería Electrónica
Idioma: Español
Profesor(es): JOSÉ IGNACIO ARTIGAS, MAESTRE ; LUIS ÁNGEL BARRAGÁN, PÉREZ
Resumen: Breve presentación de la asignatura.
La asignatura forma al alumno en la descripción con VHDL e implementación en FPGA de sistemas electrónicos de control digital de etapas de potencia. Se abordan tanto las técnicas básicas de generación de las señales de disparo de los dispositivos como la implementación en coma fija de un regulador lineal y su simulación en lazo cerrado. Finalmente, se contemplan ejemplos completos de aplicación.
Este registro pertenece a las colecciones:
Materiales académicos > Guías docentes > Arquitectura e Ingeniería > Mastéres de Ingeniería y Arquitectura > Máster Universitario en Ingeniería Electrónica
Materiales académicos > Guías docentes > Guías docentes: Curso 2017-2018