000009222 001__ 9222 000009222 005__ 20170831220420.0 000009222 037__ $$aTAZ-TFM-2012-912 000009222 041__ $$aspa 000009222 1001_ $$aOrtín Obón, Marta 000009222 24500 $$aCharacterization of interconnection networks in CMPs using full-system simulation 000009222 260__ $$aZaragoza$$bUniversidad de Zaragoza$$c2012 000009222 506__ $$aby-nc-sa$$bCreative Commons$$c3.0$$uhttp://creativecommons.org/licenses/by-nc-sa/3.0/ 000009222 500__ $$aTexto en inglés 000009222 520__ $$aLos computadores más recientes incluyen complejos chips compuestos de varios procesadores y una cantidad significativa de memoria cache. La tendencia actual consiste en conectar varios nodos, cada uno de ellos con un procesador y uno o más niveles de cache privada y/o compartida, utilizando una red de interconexión. La importancia de esta red está aumentando a medida que crece el número de nodos que se integran en un chip, ya que pueden aparecer cuellos de botella en la comunicación que reduzcan las prestaciones. Además, la red contribuye en gran medida al consumo de energía y área del chip. En este proyecto, comparamos el comportamiento de tres topologías: el anillo bidireccional, la malla y el toro. El anillo es una topología mínima con bajo coste en energía pero peor rendimiento debido a la mayor latencia de comunicación entre nodos. Por otro lado, el toro tiene mayor número de enlaces entre nodos y ofrece mejores prestaciones. La malla ha sido incluida como una opción intermedia altamente popular. Analizaremos también dos topologías de anillo adicionales que aprovechan la reducida área y complejidad del mismo: una con mayor ancho de banda y otra con routers de menor número de ciclos. Modelamos cuidadosamente todos los componentes del sistema (procesadores, jerarquía de memoria y red de interconexión) utilizando simulación de sistema completo. Ejecutamos aplicaciones reales en arquitecturas con 16 y 64 nodos, incluyendo tanto cargas paralelas como multiprogramadas (ejecución de varias aplicaciones independientes). Demostramos que la topología de la red afecta en gran medida al rendimiento en sistemas con 64 nodos. Con las topologías de anillo, los tiempos de ejecución son mucho mayores debido al aumento del número de saltos que le cuesta a un mensaje atravesar la red. El toro es la topología que ofrece mejor rendimiento, pero la elección más óptima sería la malla si tenemos en cuenta también energía y área. Por otro lado, para chips con 16 nodos, las diferencias en rendimiento son menores y un anillo con routers de 3 cyclos ofrece un tiempo de ejecución aceptable con el menor coste en área y energía. Nuestra aportación más significativa está relacionada con la distribución del tráfico en la red. Vemos que el tráfico no está distribuido uniformemente y que los nodos con mayores tasas de inyección varían con la aplicación. Hasta donde nosotros sabemos, no hay ningún trabajo de investigación previo que destaque este comportamiento. 000009222 521__ $$aMáster Universitario en Ingeniería de Sistemas e Informática 000009222 540__ $$aDerechos regulados por licencia Creative Commons 000009222 6531_ $$aarquitectura de computadores 000009222 6531_ $$achip multiprocesador 000009222 6531_ $$aredes de interconexión 000009222 6531_ $$atopologías 000009222 700__ $$aVillarroya Gaudó, María$$edir. 000009222 700__ $$aSuárez Gracia, Darío$$edir. 000009222 7102_ $$aUniversidad de Zaragoza$$bInformática e Ingeniería de Sistemas$$cArquitectura y Tecnología de Computadores 000009222 8560_ $$f563837@celes.unizar.es 000009222 8564_ $$s3775471$$uhttps://zaguan.unizar.es/record/9222/files/TAZ-TFM-2012-912.pdf$$yMemoria (spa) 000009222 909CO $$ooai:zaguan.unizar.es:9222$$ptrabajos-fin-master$$pdriver 000009222 950__ $$a 000009222 980__ $$aTAZ$$bTFM$$cEINA