000101364 001__ 101364 000101364 005__ 20210415110713.0 000101364 037__ $$aTAZ-TFG-2020-5013 000101364 041__ $$aspa 000101364 1001_ $$aManosalvas Pillajo, Cynthia 000101364 24200 $$aPhase-locked loop (PLL) desing and microcontroller implementation 000101364 24500 $$aDiseño e implementacion de un lazo de enganche de fase (PLL) en un microcontrolador 000101364 260__ $$aZaragoza$$bUniversidad de Zaragoza$$c2020 000101364 506__ $$aby-nc-sa$$bCreative Commons$$c3.0$$uhttp://creativecommons.org/licenses/by-nc-sa/3.0/ 000101364 520__ $$aLa sincronización de señales de sistemas de comunicación, eliminación de ruidos o atenuación retrasos son problemas en los se busca soluciones eficientes, ya que resultan de vital importancia para su correcto funcionamiento. <br />Una solución muy utilizada es el PLL, debido a sus numerosas ventajas. Según sea el problema o aplicación existen diferentes topologías que se pueden aplicar lo que le da gran versatilidad.<br />En este TFG se presenta los conceptos fundamentales y se hace un análisis para su comprensión. Se eligen dos de sus tipologías para hacer una comparativa entre ellas mediante simulación en Matlab y Simulink, y se implementa la que mejor prestaciones presente en un microcontrolador. <br /><br /> 000101364 521__ $$aGraduado en Ingeniería Electrónica y Automática 000101364 540__ $$aDerechos regulados por licencia Creative Commons 000101364 700__ $$aArtigas Maestre, José Ignacio$$edir. 000101364 700__ $$aBarragán Pérez, Luis Ángel$$edir. 000101364 7102_ $$aUniversidad de Zaragoza$$bIngeniería Electrónica y Comunicaciones$$cTecnología Electrónica 000101364 8560_ $$f696529@unizar.es 000101364 8564_ $$s3726184$$uhttps://zaguan.unizar.es/record/101364/files/TAZ-TFG-2020-5013.pdf$$yMemoria (spa) 000101364 909CO $$ooai:zaguan.unizar.es:101364$$pdriver$$ptrabajos-fin-grado 000101364 950__ $$a 000101364 951__ $$adeposita:2021-04-15 000101364 980__ $$aTAZ$$bTFG$$cEINA 000101364 999__ $$a20201120235450.CREATION_DATE