000125580 001__ 125580
000125580 005__ 20230420124056.0
000125580 037__ $$aTAZ-TFG-2022-2193
000125580 041__ $$aspa
000125580 1001_ $$aPérez Pedrajas, Samuel
000125580 24200 $$aImplementation of a RISC-V processor with support for a real time operating system.
000125580 24500 $$aImplementación de un procesador RISC-V con soporte para un sistema operativo de tiempo real.
000125580 260__ $$aZaragoza$$bUniversidad de Zaragoza$$c2022
000125580 506__ $$aby-nc-sa$$bCreative Commons$$c3.0$$uhttp://creativecommons.org/licenses/by-nc-sa/3.0/
000125580 520__ $$aEl objetivo final de este trabajo es conseguir diseñar un procesador RISC-V capaz de ejecutar un sistema operativo. El proyecto RISC-V ofrece una ISA (Instruction Set Architecture) abierta lo que la sitúa como una buena alternativa frente a otras arquitecturas RISC, como puede ser ARM, a la hora de diseñar nuevos procesadores al no tener que pagar ningún tipo de comisión por utilizarla. Para tener éxito, una arquitectura debe dar un buen soporte a los componentes software mas importantes en la actualidad como son los sistemas operativos. A lo largo de este trabajo se ha diseñado un procesador RISC-V capaz de ejecutar el repertorio de instrucciones básico definido en su ISA. A continuación se han estudiado los requisitos necesarios para poder ejecutar el sistema operativo de tiempo real FreeRTOS (Free Real Time Operating System) y se han incluido en el diseño diversas extensiones para cumplirlos. Estas extensiones incluyen tanto nuevas instrucciones y registros de la ISA, como mecanismos de comunicación y de gestión de tiempo. El funcionamiento del procesador diseñado se ha validado mediante simulación y a continuación se ha implementado sobre hardware real utilizando una FPGA (Field Programable Gate Array). Las FPGA son una muy buena herramienta para poder validar el funcionamiento de un diseño sobre hardware real a un bajo coste, ya que permiten implementar el diseño objetivo en un dispositivo hardware configurable desde cualquier ordenador. Este trabajo también documenta la metodología que se ha utilizado para realizar estas pruebas y como se ha desarrollado un entorno para realizarlas.<br />
000125580 521__ $$aGraduado en Ingeniería Informática
000125580 540__ $$aDerechos regulados por licencia Creative Commons
000125580 700__ $$aResano Ezcaray, Javier$$edir.
000125580 700__ $$aSuárez Gracia, Darío$$edir.
000125580 7102_ $$aUniversidad de Zaragoza$$bInformática e Ingeniería de Sistemas$$cArquitectura y Tecnología de Computadores
000125580 8560_ $$f779333@unizar.es
000125580 8564_ $$s977277$$uhttps://zaguan.unizar.es/record/125580/files/TAZ-TFG-2022-2193.pdf$$yMemoria (spa)
000125580 909CO $$ooai:zaguan.unizar.es:125580$$pdriver$$ptrabajos-fin-grado
000125580 950__ $$a
000125580 951__ $$adeposita:2023-04-20
000125580 980__ $$aTAZ$$bTFG$$cEINA
000125580 999__ $$a20220622114226.CREATION_DATE