000135624 001__ 135624
000135624 005__ 20240613101753.0
000135624 037__ $$aTESIS-2024-236
000135624 041__ $$aeng
000135624 1001_ $$aEscuín Blasco, Carlos
000135624 24500 $$aCrafting Non-Volatile Memory (NVM) Hierarchies: Optimizing Performance, Reliability, and Energy Efficiency
000135624 260__ $$aZaragoza$$bUniversidad de Zaragoza, Prensas de la Universidad$$c2024
000135624 300__ $$a159
000135624 4900_ $$aTesis de la Universidad de Zaragoza$$v2024-228$$x2254-7606
000135624 500__ $$aPresentado: 22 03 2024
000135624 502__ $$aTesis-Univ. Zaragoza, , 2024$$bZaragoza, Universidad de Zaragoza$$c2024
000135624 506__ $$aby-nc$$bCreative Commons$$c3.0$$uhttp://creativecommons.org/licenses/by-nc/3.0/es
000135624 520__ $$aEl incesante aumento del número de cores y aceleradores de los sistemas computacionales modernos y las exigentes necesidades de memoria de las aplicaciones emergentes plantean nuevos retos en el diseño de las actuales jerarquías de memoria.<br />Una forma de mitigar el impacto de los ineficientes accesos a memoria que resultan de estos onerosos requisitos consiste en implementar jerarquías de memoria caché en el chip con más capacidad.<br />La memoria caché de último nivel (LLC), que es la última contramedida para evitar los costosos accesos a memoria fuera del chip, se construye tradicionalmente con tecnología SRAM; una tecnología que no escala bien en términos de área y potencia estática.<br />Las tecnologías de memoria no volátiles (NVM) más recientes han demostrado tener un gran potencial a la hora de sustituir o complementar las estructuras convencionales de memoria SRAM y DRAM como la LLC, ya que proporcionan una mayor densidad y una potencia estática reducida.<br />Sin embargo, estas tecnologías adolecen de unas operaciones de escritura que consumen mucha energía y que, a su vez, degradan paulatinamente los materiales, lo cual acaba por convertir las celdas en defectuosas.<br />Por un lado, esta tesis estudia y modela la degradación de las celdas NVM debida a las operaciones de escritura. Analizar y evaluar con rigor la interacción entre esta degradación de las memorias NVM y el rendimiento de todo el sistema es todo un reto.<br />Por lo tanto, desarrollamos un procedimiento de pronóstico que analiza de forma exhaustiva la evolución a lo largo del tiempo de varias figuras de interés del sistema como el rendimiento, el tiempo de vida útil de la LLC y la energía.<br />Además, se ha desarrollado una herramienta de simulación basada en trazas de memoria para acelerar la exploración del espacio de diseño de arquitecturas de LLC híbridas, y de políticas de inserción y reemplazo para cachés con celdas NVM defectuosas.<br />Por otro lado, esta tesis presenta nuevas soluciones microarquitectónicas para optimizar dichas NVM-LLCs en términos tanto de rendimiento como de tiempo de vida útil. Estas soluciones consisten en diseños de LLCs tolerantes a fallos que combinan sinérgicamente la desactivación de regiones defectuosas de memoria, la compresión de datos, wear-leveling, y políticas de inserción y reemplazo.<br />Los diseños propuestos aprovechan la compresión de datos no solo para reducir los bytes escritos en la LLC, sino también para permitir que los contenedores de caché parcialmente defectuosos puedan albergar bloques comprimidos.<br />Además, la compresibilidad de los bloques de caché se tiene en cuenta a la hora de guiar a los mecanismos de inserción y reemplazo para afinar todavía más el equilibrio entre tiempo de vida útil de la LLC y el rendimiento del sistema.<br />La computación en memoria (CiM) aborda los accesos ineficientes a memoria acercando las operaciones de cómputo a las estructuras de memoria, en lugar de al revés, como en las arquitecturas von Neumann tradicionales.<br />Las NVMs desempeñan un papel fundamental en el paradigma CiM, ya que permiten realizar cómputos de forma analógica dentro del array de memoria aprovechando sus propiedades resistivas.<br />Esta tesis también explora este paradigma revisando una arquitectura CiM de código abierto, identificando y subsanando sus limitaciones.<br />
000135624 520__ $$a<br />
000135624 521__ $$97100$$aPrograma de Doctorado en Ingeniería de Sistemas e Informática
000135624 540__ $$9info:eu-repo/semantics/openAccess
000135624 6531_ $$aarquitectura de ordenadores
000135624 6531_ $$atecnología de los ordenadores
000135624 6531_ $$afiabilidad de los ordenadores
000135624 6531_ $$adispositivos de almacenamiento
000135624 691__ $$a7 9
000135624 692__ $$aAsegurar el acceso a energías asequibles, fiables, sostenibles y modernas para todos. Desarrollar infraestructuras resilientes, promover la industrialización inclusiva y sostenible, y fomentar la innovación.
000135624 700__ $$aIbáñez Marín, Pablo Enrique $$edir.
000135624 700__ $$aViñals Yufera, Víctor $$edir.
000135624 7102_ $$aUniversidad de Zaragoza$$b
000135624 830__ $$9512
000135624 8560_ $$fcdeurop@unizar.es
000135624 8564_ $$s6251884$$uhttps://zaguan.unizar.es/record/135624/files/TESIS-2024-236.pdf$$zTexto completo (eng)
000135624 909CO $$ooai:zaguan.unizar.es:135624$$pdriver
000135624 909co $$ptesis
000135624 9102_ $$aIngeniería y Arquitectura$$b
000135624 980__ $$aTESIS