000036342 001__ 36342 000036342 005__ 20170831083812.0 000036342 037__ $$aGDOC-2014-3029 000036342 041__ $$aspa 000036342 100__ $$0(orcid)0000-0002-8007-5613$$aArtigas Maestre, José Ignacio 000036342 24500 $$967227$$aControl digital con FPGA de etapas de potencia 000036342 260__ $$aZaragoza$$bUniversidad de Zaragoza$$c2014-2015 000036342 520__ $$aLa asignatura forma al alumno en la descripción con VHDL e implementación en FPGA de sistemas electrónicos de control digital de etapas de potencia. Se abordan tanto las técnicas básicas de generación de las señales de disparo de los dispositivos como la implementación en coma fija de un regulador lineal y su simulación en lazo cerrado. Finalmente, se contemplan ejemplos completos de aplicación. 000036342 521__ $$9657$$aMáster Universitario en Ingeniería Electrónica 000036342 540__ $$aby-nc-sa$$bCreative Commons$$c3.0$$uhttp://creativecommons.org/licenses/by-nc-sa/3.0/ 000036342 700__ $$0(orcid)0000-0003-4633-4551$$aBarragán Pérez, Luis Ángel 000036342 830__ $$9527 000036342 8564_ $$s85377$$uhttps://zaguan.unizar.es/record/36342/files/guia.pdf$$yGuía (idioma español) 000036342 980__ $$aGDOC$$bIngeniería y Arquitectura$$c110