000046661 001__ 46661 000046661 005__ 20170831083809.0 000046661 037__ $$aGDOC-2011-1762 000046661 041__ $$aspa 000046661 100__ $$0(orcid)0000-0002-8007-5613$$aArtigas Maestre, José Ignacio 000046661 24500 $$967211$$aControl digital de etapas electónicas de potencia 000046661 260__ $$aZaragoza$$bUniversidad de Zaragoza$$c2011-2012 000046661 520__ $$aLa asignatura forma al alumno en la descripción con VHDL e implementación en FPGA de sistemas electrónicos de control digital de etapas de potencia. Se abordan tanto las técnicas básicas de generación de las señales de disparo de los dispositivos como la implementación en coma fija de un regulador lineal y su simulación en lazo cerrado. Finalmente, se contemplan ejemplos completos de aplicación. 000046661 521__ $$9657$$aMáster Universitario en Ingeniería Electrónica 000046661 540__ $$aby-nc-sa$$bCreative Commons$$c3.0$$uhttp://creativecommons.org/licenses/by-nc-sa/3.0/ 000046661 700__ $$0(orcid)0000-0003-4633-4551$$aBarragán Pérez, Luis Ángel 000046661 830__ $$9329 000046661 8564_ $$s74614$$uhttps://zaguan.unizar.es/record/46661/files/guia.pdf$$yGuía (idioma español) 000046661 980__ $$aGDOC$$bIngeniería y Arquitectura$$c110