000004716 001__ 4716 000004716 005__ 20150325135723.0 000004716 037__ $$aTAZ-PFC-2010-066 000004716 041__ $$aspa 000004716 1001_ $$aBegué Granged, Eduardo 000004716 24500 $$aSimulación de cachés utilizando una plataforma FPGA 000004716 260__ $$aZaragoza$$bUniversidad de Zaragoza$$c2010 000004716 506__ $$aby-nc-sa$$bCreative Commons$$c3.0$$uhttp://creativecommons.org/licenses/by-nc-sa/3.0/ 000004716 520__ $$aLa utilización de dispositivos lógicos programables (FPGAs) en el diseño de hardware va cobrando cada día más importancia. Una de sus aplicaciones consiste en desarrollar plataformas de simulación que produzcan resultados rápidos y con la máxima precisión. Este proyecto fin de carrera ha surgido como respuesta a esta tendencia desarrollando sobre una FPGA un simulador de memorias cache totalmente configurable. El simulador de memorias cache es un diseño hardware que permite emular el comportamiento de una cache con unas características concretas (se permiten más de 380 tipos diferentes de memoria cache) para obtener información fiable acerca de qué configuración de cache es la más adecuada para una determinada situación. El hardware desarrollado se ha diseñado utilizando el lenguaje de descripción de hardware VHDL y se ha implementado sobre la FPGA Xilinx Virtex II. El proyecto se ha realizado utilizando variables “genéricas” durante el diseño del hardware. Estas variables se utilizan para describir la cache que se quiere simular definiendo el tamaño, emplazamiento, política de reemplazo, escrituras… Con esta aproximación se consigue que un único módulo VHDL sea capaz de implementar el simulador de cualquiera de las memorias caches posibles. Estos simuladores trabajan con una traza de accesos a memoria y replican la gestión de las direcciones de una memoria cache real, generando estadísticas tras analizar cada acceso. La traza la envía un computador a la FPGA a través del puerto serie, y las estadísticas las devuelve la FPGA por ese mismo puerto. Se ha comprobado que el simulador genera los datos correctos comparándolo con un simulador SW equivalente usando las mismas trazas. Este proyecto también ofrece una visión global acerca de las ventajas e inconvenientes que ofrece la utilización de hardware programable con respecto a la simulación software. Las ventajas principales serían que se puede ejecutar en lugar de simular, que el tiempo de ejecución menor, que es posible observar ciclo a ciclo el comportamiento de los distintos módulos y que se obtiene información adicional sobre el coste de la implementación y el retardo del sistema.. En cuanto a los inconvenientes, el diseño es bastante más complejo, y en especial la depuración del proyecto. También nos encontramos con las limitaciones de área de la plataforma que impiden simular memorias cache muy grandes. 000004716 521__ $$aIngeniero en Informática 000004716 540__ $$aDerechos regulados por licencia Creative Commons 000004716 6531_ $$aFPGA 000004716 6531_ $$aProcesador 000004716 6531_ $$aDiseño Hardware 000004716 6531_ $$aArquitectura de Computadores 000004716 6531_ $$aVHDL 000004716 700__ $$aResano Ezcaray, Jesús Javier$$edir. 000004716 7102_ $$aUniversidad de Zaragoza$$bInformática e Ingeniería de Sistemas$$cArquitectura y Tecnología de Computadores 000004716 830__ $$aCPS 000004716 8560_ $$f523966@celes.unizar.es 000004716 8564_ $$s1632250$$uhttps://zaguan.unizar.es/record/4716/files/TAZ-PFC-2010-066.pdf$$yMemoria (spa) 000004716 909CO $$ooai:zaguan.unizar.es:4716$$pdriver$$pproyectos-fin-carrera 000004716 950__ $$a 000004716 980__ $$aTAZ$$bPFC$$cCPS