| TAZ-PFC-2010-066 |
Simulación de cachés utilizando una plataforma FPGA
Begué Granged, Eduardo
Resano Ezcaray, Jesús Javier (dir.)
Universidad de Zaragoza,
CPS,
2010
Informática e Ingeniería de Sistemas department, Arquitectura y Tecnología de Computadores area
Ingeniero en Informática
Free keyword(s): FPGA ; Procesador ; Diseño Hardware ; Arquitectura de Computadores ; VHDL
Tipo de Trabajo Académico: Proyecto Fin de Carrera
Permalink:
El registro pertenece a las siguientes colecciones:
trabajos-academicos-universidad-zaragoza > centro > centro-politecnico-superior
trabajos-academicos-universidad-zaragoza > proyectos-fin-carrera