



Universidad
Zaragoza

Trabajo Fin de Grado

Anexo : Diseño de ondulator de 1kW para
alimentación de maniobra de ascensor desde baterías
de 48V

Autor

Raúl Ramón Gracia

Director

Estanislao Oyarbide Usabiaga

Codirector

Carlos Bernal Ruiz

Escuela de Ingeniería y Arquitectura (EINA)
2014/2015

1. Annexes

1.1. Variable-Phase PWM

The variable phase PWM has been implemented in order to obtain a zero medium voltage level along the switching period to be able to make the transformer operate at high frequency. To modulate, an additional parameter is added, the parameter lamda, λ .

Lamda is the parameter that makes one of the two PWM output signals to delay or advance in terms of phase in order to control the released power. This phase difference make possible to build a symmetric zero medium voltage PWM.




Fig. 1: Delay between PWM signals and output

Signals V_a and V_b go to respectively S1 & S3 and S2 & S4 (S3 receive \bar{V}_a and S4, \bar{V}_b).




Fig. 2: Variable-phase PWM construction and blocks

In figure Fig. 2, there is an overview of the conformation of the two control signals for the switching devices. Basically, a switching frequency saw-tooth signal of 2π amplitude is built to be the input of a sin function.

The top branch will have no delay or advance but, the other one at the bottom will add another parameter, the phase delay. That is the add-subtract block ($\sigma-\lambda$). Lamda depends on the line frequency and the maximum delay between signals desired. Since the maximum amplitude of the saw tooth signal is 2π , a delay of 50 % would be got with the π block depicted in Fig. 3.




Fig. 3: Lamda obtainment

In this case, the line frequency is 50 Hz so, the input sine in the previous picture will operate at that frequency.

1.2. LISN

The Line Impedance Stabilizing Network (LISN) is a device used in EMI measurement in order to obtain more precise information of emissions because of the stable impedance it includes at the output of the circuit. Also, it introduces some noise isolation from the power to the system acting as a low pass filter and it enables a safe connection of the measuring equipment too (although it is not needed in simulation).

The standard LISN circuit used for measurement is the one shown below:




Fig. 4: LISN standard circuit

The values used in simulation and for a 50 Hz applications are:

- $L_1=50 \mu\text{H}$
- $C_1=8 \mu\text{F}$
- $C_2=250 \text{ nF}$
- $R_1=5 \Omega$
- $R_2=50 \Omega$

Basically, at high frequencies the impedance showed to the passing current by the inductor is quite high (acts like a low pass filter) whereas the voltage caught by the capacitor C_2 is barely null (impedance at high frequency tends to 0). Then, high frequency emissions are easily observed from the R_2 terminal.

1.3. EMI measurement estimation

The EMI measurement in simulation can give an approximate idea on the behavior the circuit is going to show and the output facing high-frequency harmonics. In simulation it is possible to simulate up to 0.5 MHz because of the minimum step time included in MATLAB. Also it has no sense going further as at higher frequencies the elements start to behave different, so current equations would not be applicable anymore.

The fundamental frequency for simulated designs for this application is 50 Hz in order to reach the standard main frequency in Europe. Then, when the fft (fast-fourier-transform) is applied, one data of voltage amplitude is obtained for each 50 Hz along the specter width.

Isolated high amplitude peaks appear along the bandwidth around the switching frequency multiples. It makes the high-frequency normative pretty hard to achieve under these conditions. This difficulty is bypassed with the correct study of the normative.

UNE-EN_55016-1-1 specifies the features of “cuasi-cresta” measurement receptors. For frequencies from 150 kHz to 30MHz the bandwidth used to build the specter must be 9 kHz. Then, the current bandwidth of 50 Hz must be first adapted to 9 kHz before comparing with the normative.




Fig. 5: Frequency specter at 50 Hz bandwith (top) and 9 kHz bandwidth (bottom)

After the adjustment to 9 kHz, peaks have smoothed and a flatter level is observed in average (along a 9 kHz bandwidth, the bandwidth of 50 Hz appears 150 times).

1.4. Resumen en castellano

La empresa EPICPOWER, spin-off de la universidad de Zaragoza ha desarrollado un sistema para alimentación de variadores de frecuencia estándar de ascensor a partir de una red monofásica. Esto se realiza básicamente mediante la carga de unas baterías a 48 V que puedan mantener el ascensor en funcionamiento incluso en caso de apagón. Estas baterías son la fuente de energía del equipo y alimentan tanto el variador, mediante una conversión DC/DC, como a toda la maniobra del ascensor a través de un ondulator.




Fig. 6: Equipo P2S junto a variador de frecuencia

A día de hoy, el ondulator se compra directamente a distribuidor ya que no se ha desarrollado ese diseño para su implementación dentro del actual equipo. La potencia media que demanda la maniobra de un ascensor estándar estaría por debajo de los 500 W, por lo que se emplean ondulatores de 400 o 700W en caso en mayor demanda de energética.

El ondulator que se pretende desarrollar en este trabajo de fin de grado estaría diseñado para una potencia nominal de 800 W (la potencia de 1kW fue reducida debido a pruebas realizadas) y debe mostrar en su salida una tensión eficaz de 230 Vac. Además se busca que éste cumpla todas las normativas aplicables tanto en alta como en baja frecuencia. Cumpliendo estos requisitos, se escogerá la topología cuya relación eficiencia coste sea lo mejor posible.

Los 4 diseños de inversor tenidos en cuenta para la aplicación han sido extraídos de aplicaciones solares donde se busca la conversión DC/AC de alta eficiencia.

- 1) El diseño DC/AC/AC es un diseño muy simple que busca una conversión DC/AC en lado de baja tensión mediante varios controles posibles de transistor. Emplea un transformador con relación de transformación 1:7 y un filtro a la frecuencia de red.




Fig. 7: Control de tres niveles en diseño DC/AC




Fig. 8: Control PWM unipolar en diseño DC/AC

- 2) El diseño DC/AC mediante fuentes flyback es un diseño que propone la introducción de dos transformadores de mitad de relación de transformación necesaria en otras topologías para la consecución de la tensión en la carga de manera diferencial. La tensión es soportada por los condensadores intermedios observados en la figura Fig. 9. El control se realizaría mediante un control PWM.




Fig. 9: Diseño DC/AC de doble Flyback

- 3) El tercer posible diseño es un DC/DC/AC. Éste consiste en elevar la tensión mediante un convertidor de alta eficiencia DC/DC basado en el uso de un transformador al igual que en los diseños anteriores. Se obtiene un bus de continua de tensión algo superior a la de pico que se quiere conseguir y posteriormente se conmuta a alta tensión desde el bus.




Fig. 10: Diseño DC/DC/AC con bus intermedio

- 4) El último diseño considerado es similar al DC/DC/AC explicado, simplemente añade un inductor antes del condensador intermedio para conseguir una tensión con forma de doble onda. Con esto conseguimos que el último puente de transistores sea simplemente una rectificación de menores pérdidas.




Fig. 11: Diseño DC/AC/DC/AC con doble onda intermedia

Del estudio inicial del funcionamiento de estos cuatro posibles diseños de ondulator, se han obtenido ciertas conclusiones para su posterior elección. La alternativa 2, propone la obtención de la tensión de la carga de manera diferencial, sin embargo los condensadores intermedios deben tener una capacidad considerable debido a su función de filtro a 50 Hz. Esto hace que además de incrementar el coste del componente, las corrientes demandadas sean excesivamente altas y por tanto la eficiencia baja.

Lo mismo sucede con la alternativa 3, que propone la creación de un bus DC intermedio de alta tensión. Esto provoca que la inversión posterior de alta tensión y frecuencia (para cumplimiento de normativa) deba realizarse con IGBT, que añadirían muchas pérdidas debido a su resistencia de conducción elevada, o SiC, tecnología que actualmente es demasiado cara para una aplicación de estas características.

Puesto que estos dos diseños se han descartado, los escogidos para un estudio más a fondo han sido el 1, DC/AC/AC y el 4, DC/AC/DC/AC. Ambos diseños presentan a primera vista una eficiencia alta, control sencillo y admisión de reactiva. De estas topologías se ha hecho un dimensionamiento inicial de los elementos para su chequeo mediante simulación en Plecs, Simulink. Una vez comprobada su fiabilidad, se ha procedido a la selección real de los componentes así como a su estudio de pérdidas y comportamiento. Finalmente se ha propuesto un coste estimado de la electrónica de potencia implementada.

Tras este trabajo con ambas topologías, se llega a ciertas conclusiones con cada una de ellas.

- Respecto a la etapa DC/AC/AC, en el diseño de componentes el elemento que hace incrementar el coste y aumentar mucho las pérdidas, es el núcleo de baja frecuencia. Éste núcleo, trabaja con una frecuencia de operación de 50 Hz, por lo que ha de ser un núcleo de chapa. Dado que la potencia del núcleo está entorno a los 850 W, la sección eficaz de la columna central debe ser grande y por tanto la longitud del cable también crece. Con una relación de transformación de 1:7, el número de espiras que se encuentra en el secundario es de 350 lo que equivale a 80 m de cobre, longitud que crea unas pérdidas elevadas y además un coste importante. La eficiencia, pese a esto, se queda en valores por encima del 95 % para los elementos escogidos por lo que la desventaja principal de esta topología sería el coste.
- En cuanto al diseño DC/AC/DC/AC con la topología “multi-stage”, se ha conseguido una eficiencia del 94 % con un coste más reducido. Hay mayor número de componentes que intervienen en el proceso, sin embargo éstos son más baratos. Aludiendo a los magnéticos como en el anterior diseño, decir que estos ahora conmutan a alta frecuencia (debido al control realizado que aproxima la curva de magnetización del núcleo a los ejes) lo que permite escoger núcleos de ferrita más económica, menos pesada y con mayor nivel de integración que los de chapa. La presencia de la reactiva sin embargo modifica en mayor nivel las formas conseguidas debido a que ésta recae en el condensador intermedio, por ello hay que tener en cuenta que esta topología cuenta con una limitación de reactiva.

Finalmente debido a eficiencia, adecuación, mejor integración y coste, se ha escogido como el más adecuado para la aplicación el diseño multi-etapa. Éste diseño realizado ha sido una aproximación teórica y mediante simulación, los valores y los componentes habría que estudiarlos en un entorno real para conseguir verdaderas respuestas y poder ajustar mucho más tanto valores como precio. Por ello el primer paso futuro a este trabajo sería la prueba del circuito elegido en protoboard para comprobar su funcionamiento y respuesta.

En última instancia con un diseño más establecido y testeado, se plantearía la posibilidad de integrarlo en la PCB y “caja” del equipo P2s desarrollado por la empresa con un coste más económico que el comprado actualmente.