53560 20170831221230.0 GDOC-2015-2160 spa (orcid)0000-0003-4164-5078 Alastruey Benedé, Jesús 30235 Procesadores comerciales Zaragoza Universidad de Zaragoza 2015-2016 En esta asignatura se continúa la línea iniciada con las asignaturas “Arquitectura y Organización de Computadores I  y II”, buscando aumentar y profundizar  los conocimientos teóricos y prácticos sobre organización del computador, arquitectura del procesador y su relación con el compilador,  en lo relativo a la ejecución eficiente de uno o pocos flujos de instrucciones. Esta asignatura se complementa con la asignatura Multiprocesadores, pero pueden cursarse en cualquier orden. En relación a la organización (estructura, función y control),  se introducen técnicas comerciales de extracción de paralelismo de grano fino, como ejecución multi-threading y ejecución fuera de orden. En relación a la arquitectura (lenguaje máquina), se presentan extensiones de propósito específico al repertorio de instrucciones,  como las extensiones multimedia, y se estudian arquitecturas de propósito específico como los procesadores digitales de señal (DSPs) o los microcontroladores para sistemas empotrados. Finalmente se estudia cómo el compilador es capaz de sacar provecho de cada una de estas arquitecturas, y cómo se puede medir y mejorar el rendimiento del código crítico, bien de forma manual o bien guiando al compilador. 148 Graduado en Ingeniería Informática by-nc-sa Creative Commons 3.0 http://creativecommons.org/licenses/by-nc-sa/3.0/ (orcid)0000-0002-5916-7898 Ibáñez Marín, Pablo Enrique 439 80501 http://zaguan.unizar.es/record/53560/files/guia.pdf Guía (idioma español) GDOC Ingeniería y Arquitectura 110