TAZ-TFG-2016-4301


Generación automática de verificación en System Verilog de un banco de registros VHDL

López Azcona, Lucas
Navarro Tabernero, Denis (dir.) ; Resano Ezcaray, Jesús Javier (dir.)

Universidad de Zaragoza, EINA, 2016
Departamento de Informática e Ingeniería de Sistemas, Área de Arquitectura y Tecnología de Computadores

Graduado en Ingeniería Informática

Resumen: Realización de un proyecto para la empresa BSH consistente en generar la verificación automática de un sistema de bancos de registros implementados en VHDL.

Tipo de Trabajo Académico: Trabajo Fin de Grado

Creative Commons License



El registro pertenece a las siguientes colecciones:
Trabajos académicos > Trabajos Académicos por Centro > Escuela de Ingeniería y Arquitectura
Trabajos académicos > Trabajos fin de grado



Volver a la búsqueda

Valore este documento:

Rate this document:
1
2
3
 
(Sin ninguna reseña)