000065370 001__ 65370 000065370 005__ 20180219131712.0 000065370 037__ $$aTAZ-TFG-2017-1785 000065370 041__ $$aspa 000065370 1001_ $$aÁlvarez Aldea, Alberto 000065370 24200 $$aHardware accelerators for computer vision 000065370 24500 $$aAceleradores hardware para visión por computador 000065370 260__ $$aZaragoza$$bUniversidad de Zaragoza$$c2017 000065370 506__ $$aby-nc-sa$$bCreative Commons$$c3.0$$uhttp://creativecommons.org/licenses/by-nc-sa/3.0/ 000065370 520__ $$aLa extracción de características en imágenes y las redes neuronales convolucionales (CNNs) son dos algoritmos muy importantes para muchas de las aplicaciones con más impacto de visión por computador. Estos algoritmos requieren altas prestaciones computacionales y en múltiples ocasiones deben ejecutarse en sistemas embebidos, por lo que requieren un consumo de energía mínimo. El uso masivo de estos algoritmos junto con las prestaciones requeridas, y la necesidad de un uso reducido de energía y el fin del escalado de la tecnología CMOS, han motivado que se desarrollen múltiples co-procesadores de propósito especifico (aceleradores hardware), en especial para CNNs. El principal objetivo de este trabajo consiste en el estudio y la extensión de aceleradores hardware diseñados para ejecutar CNNs, con la finalidad de que sean también capaces de ejecutar algoritmos de extracción de características de forma eficiente sin reducir las prestaciones de las CNNs. Para ello, en primer lugar se ha realizado una caracterización detallada de los algoritmos en procesadores de propósito general, para analizar los requisitos computacionales y cuellos de botella. Dada la complejidad de la tarea de integrar nuevos algoritmos en un acelerador, la siguiente parte de este trabajo consiste en proponer una metodología para la integración de nuevos algoritmos en aceleradores hardware. Para validar la metodología propuesta, este trabajo presenta los resultados de aplicarla para evaluar la integración del detector de características ORB en el acelerador de CNNs PuDianNao. Estos experimentos muestran que la integración de ORB en dicho acelerador consigue un aumento del rendimiento de 309.4x y una reducción del consumo energético de 335.9x, con respecto a un procesador de propósito general de última generación. Por último, se propone una mejora de dicho acelerador que, como muestran los experimentos, aumenta el rendimiento del algoritmo de extracción de ORB en 2x. 000065370 521__ $$aGraduado en Ingeniería Informática 000065370 540__ $$aDerechos regulados por licencia Creative Commons 000065370 700__ $$aMurillo Arnal, Ana Cristina$$edir. 000065370 700__ $$aSuárez Gracia, Darío$$edir. 000065370 7102_ $$aUniversidad de Zaragoza$$bInformática e Ingeniería de Sistemas$$cArquitectura y Tecnología de Computadores 000065370 8560_ $$f681687@celes.unizar.es 000065370 8564_ $$s2214392$$uhttps://zaguan.unizar.es/record/65370/files/TAZ-TFG-2017-1785.pdf$$yMemoria (spa) 000065370 909CO $$ooai:zaguan.unizar.es:65370$$pdriver$$ptrabajos-fin-grado 000065370 950__ $$a 000065370 951__ $$adeposita:2018-02-17 000065370 980__ $$aTAZ$$bTFG$$cEINA