Repositorio Institucional de Documentos

Curso: 2017-2018

Universidad de Zaragoza, Zaragoza

Titulación: Graduado en Ingeniería Informática

Idioma: Español

Profesor(es): JESÚS ALASTRUEY, BENEDÉ ; PABLO ENRIQUE IBÁÑEZ, MARÍN

Resumen: Breve presentación de la asignatura En esta asignatura se continúa la línea iniciada con las asignaturas “Arquitectura y Organización de Computadores I  y II”, buscando aumentar y profundizar  los conocimientos teóricos y prácticos sobre organización del computador, arquitectura del procesador y su relación con el compilador,  en lo relativo a la ejecución eficiente de uno o pocos flujos de instrucciones. Esta asignatura se complementa con la asignatura Multiprocesadores, pero pueden cursarse en cualquier orden. En relación a la organización (estructura, función y control),  se introducen técnicas comerciales de extracción de paralelismo de grano fino, como ejecución multi-threading y ejecución fuera de orden. En relación a la arquitectura (lenguaje máquina), se presentan extensiones de propósito específico al repertorio de instrucciones,  como las extensiones multimedia, y se estudian arquitecturas de propósito específico como los procesadores digitales de señal (DSPs) o los microcontroladores para sistemas empotrados. Finalmente se estudia cómo el compilador es capaz de sacar provecho de cada una de estas arquitecturas, y cómo se puede medir y mejorar el rendimiento del código crítico, bien de forma manual o bien guiando al compilador.

Debe reconocer adecuadamente la autoría, proporcionar un enlace a la licencia e indicar si se han realizado cambios. Puede hacerlo de cualquier manera razonable, pero no de una manera que sugiera que tiene el apoyo del licenciador o lo recibe por el uso que hace. No puede utilizar el material para una finalidad comercial. Si remezcla, transforma o crea a partir del material, deberá difundir sus contribuciones bajo la misma licencia que el original.