Repositorio Institucional de Documentos

@article{MurLópez:78539,
      author        = "Mur López, Alberto and Urriza Parroqué, Isidro",
      title         = "{Diseño de un bloque IP (AXI-4 compatible) en VHDL
                       aplicado a la interpolación de señal de corriente en una
                       etapa de potencia}",
      year          = "2019",
      note          = "Resumen disponible también en inglés.",
}