Simultaneous multiprocessing in a software-defined heterogeneous FPGA
Resumen: Heterogeneous chips that combine CPUs and FPGAs can distribute processing so that the algorithm tasks are mapped onto the most suitable processing element. New software-defined high-level design environments for these chips use general purpose languages such as C++ and OpenCL for hardware and interface generation without the need for register transfer language expertise. These advances in hardware compilers have resulted in significant increases in FPGA design productivity. In this paper, we investigate how to enhance an existing software-defined framework to reduce overheads and enable the utilization of all the available CPU cores in parallel with the FPGA hardware accelerators. Instead of selecting the best processing element for a task and simply offloading onto it, we introduce two schedulers, Dynamic and LogFit, which distribute the tasks among all the resources in an optimal manner. A new platform is created based on interrupts that removes spin-locks and allows the processing cores to sleep when not performing useful work. For a compute-intensive application, we obtained up to 45.56% more throughput and 17.89% less energy consumption when all devices of a Zynq-7000 SoC collaborate in the computation compared against FPGA-only execution.
Idioma: Inglés
DOI: 10.1007/s11227-018-2367-9
Año: 2018
Publicado en: JOURNAL OF SUPERCOMPUTING (2018), 1-18
ISSN: 0920-8542

Tipo y forma: Artículo (Versión definitiva)
Área (Departamento): Arquitectura y Tecnología de Computadores (Departamento de Informática e Ingeniería de Sistemas)

Creative Commons Debe reconocer adecuadamente la autoría, proporcionar un enlace a la licencia e indicar si se han realizado cambios. Puede hacerlo de cualquier manera razonable, pero no de una manera que sugiera que tiene el apoyo del licenciador o lo recibe por el uso que hace.

Exportado de SIDERAL (2018-05-09-09:26:32)

Este artículo se encuentra en las siguientes colecciones:
Artículos > Artículos por área > Arquitectura y Tecnología de Computadores

 Registro creado el 2018-05-09, última modificación el 2018-05-09

Versión publicada:
Valore este documento:

Rate this document:
(Sin ninguna reseña)