Implementación de técnicas hardware para la tolerancia a fallos permanentes en las memorias on-chip de aceleradores CNN

Lázaro Huerta, Alicia
Valero Bresó, Alejandro (dir.) ; Gran Tejero, Rubén (dir.)

Universidad de Zaragoza, EINA, 2025
Informática e Ingeniería de Sistemas department, Arquitectura y Tecnología de Computadores area

Graduado en Ingeniería Informática

Abstract: Este Trabajo de Fin de Grado aborda la problemática del alto consumo energético en las memorias on-chip de aceleradores de redes neuronales convolucionales (CNN), proponiendo como solución la reducción de la tensión de alimentación (Vdd). Sin embargo, esta técnica conlleva la aparición de fallos permanentes en las celdas de memoria, lo que compromete la precisión del sistema. El objetivo principal del trabajo es implementar y evaluar experimentalmente dos mecanismos de tolerancia a fallos permanentes, basados en una propuesta del grupo de investigación Gaz, que permitan reducir el consumo energético sin afectar al rendimiento del sistema.

Tipo de Trabajo Académico: Trabajo Fin de Grado