Análisis de la efectividad de una memoria cache ACDC en el conjunto de programas de prueba SPEC CPU 2006

Gallego Padín, Antonio
Gran Tejero, Rubén (dir.)

Universidad de Zaragoza, EINA, 2015
Departamento de Informática e Ingeniería de Sistemas, Área de Arquitectura y Tecnología de Computadores

Ingeniero en Informática

Resumen: En este Proyecto se evalúa la memoria ACDC dentro de la jerarquía de memoria de un procesador de altas prestaciones en SPEC CPU 2006. Esta memoria ACDC tendrá dos organizaciones distintas e independientes. Una organización secuencial, en la que el procesador le solicitará los datos (es un nivel 0 dentro de la jerarquía convencional de memoria) y una organización paralela, en la que el procesador solicitará los datos tanto a la cache de nivel 1 como a la ACDC a la vez. Esta memoria se caracteriza por tener una baja latencia de ejecución y por su política de reemplazo, basada en instrucciones. Lo que se busca con la inclusión de esta memoria ACDC en la jerarquía convencional de memoria es aumentar el rendimiento y disminuir el consumo energético.

Tipo de Trabajo Académico: Proyecto Fin de Carrera