| TAZ-PFC-2010-311 |
Coherent vs. non-coherent last level on-chip caches: an evaluation of the latency and capacity trade-offs
Ferrerón Labari, Alexandra
Falsafi, Babak (dir.)
Suárez Gracia, Darío (ponente)
Universidad de Zaragoza,
CPS,
2010
Informática e Ingeniería de Sistemas department, Arquitectura y Tecnología de Computadores area
Ingeniero en Informática
Free keyword(s): Arquitectura de computadores ; Jerarquía de memoria ; Multiprocesadores
Tipo de Trabajo Académico: Proyecto Fin de Carrera
Notas: Documento principal (resumen) de la memoria en español. Resumen de la memoria disponible también en inglés (ver apéndices). Apéndices en inglés.
Permalink:
El registro pertenece a las siguientes colecciones:
trabajos-academicos-universidad-zaragoza > centro > centro-politecnico-superior
trabajos-academicos-universidad-zaragoza > proyectos-fin-carrera