000006452 001__ 6452
000006452 005__ 20150325135859.0
000006452 037__ $$aTAZ-PFC-2011-600
000006452 041__ $$aspa
000006452 1001_ $$aOrtín Obón, Marta
000006452 24500 $$aCaracterización del comportamiento de la suite PARSEC en la jerarquía de memoria del procesador
000006452 260__ $$aZaragoza$$bUniversidad de Zaragoza$$c2011
000006452 506__ $$aby-nc-sa$$bCreative Commons$$c3.0$$uhttp://creativecommons.org/licenses/by-nc-sa/3.0/
000006452 520__ $$aLa simulación es un recurso fundamental para el diseño de nuevas arquitecturas de computadores, pero resulta muy costosa en tiempo. Esto nos lleva a sacriﬁcar la precisión del simulador o a utilizar cargas de trabajo demasiado ligeras que resultan poco representativas. En este proyecto, se ha realizado un estudio del propio simulador y las cargas de trabajo con el objetivo de conseguir simulaciones representativas de una ejecución realista en un tiempo razonable. Se ha analizado el tiempo de simulación con el simulador Simics y el módulo GEMS buscando cuellos de botella que pudieran ser optimizados. Hemos observado que el tiempo está distribuido de manera muy dispersa en los diferentes módulos del simulador, dificultando la optimización. Se ha realizado también un estudio del impacto del tamaño de la entrada para las aplicaciones de la suite PARSEC en la jerarquía de memoria del procesador, en el cual desmentimos la creencia popular de que las entradas de mayor tamaño presionan más la jerarquía de memoria. Hemos descubierto que no necesariamente las entradas más grandes presentan mayores tasas de fallos en cache y que la entrada nativa no genera un número de fallos notablemente más elevado que el resto. Como resultado final del proyecto, presentamos una selección de las entradas más representativas de una ejecución nativa para las aplicaciones de PARSEC que permitirá obtener resultados fiables manteniendo un tiempo de simulación razonable.
000006452 521__ $$aIngeniero en Informática
000006452 540__ $$aDerechos regulados por licencia Creative Commons
000006452 6531_ $$aarquitectura de computadores
000006452 6531_ $$aplataformas de simulación
000006452 6531_ $$abenchmarks
000006452 6531_ $$ajerarquía de memoria
000006452 700__ $$aVillarroya Gaudó, María$$edir.
000006452 700__ $$aSuárez Gracia, Darío$$edir.
000006452 7102_ $$aUniversidad de Zaragoza$$bInformática e Ingeniería de Sistemas$$cArquitectura y Tecnología de Computadores
000006452 8560_ $$f563837@celes.unizar.es
000006452 8564_ $$s7444739$$uhttps://zaguan.unizar.es/record/6452/files/TAZ-PFC-2011-600.pdf$$yMemoria (spa)
000006452 909CO $$ooai:zaguan.unizar.es:6452$$pproyectos-fin-carrera$$pdriver
000006452 950__ $$a
000006452 980__ $$aTAZ$$bPFC$$cCPS
The server encountered an error while dealing with your request.
The system administrators have been alerted.
In case of doubt, please contact deposita@unizar.es.
Universidad de Zaragoza Repository
