Analysis of the reconfiguration latency and energy overheads for a Xilinx Virtex-5 FPGA
Resumen: In this paper we have evaluated the overhead and the tradeoffs of a set of components usually included in a system with run-time partial reconfiguration implemented on a Xilinx Virtex-5. Our analysis shows the benefits of including a scratchpad memory inside the reconfiguration controller in order to improve the efficiency of the reconfiguration process. We have designed a simple controller for this scratchpad that includes support for prefetching and caching in order to further reduce both the energy and latency overhead.
Idioma: Inglés
DOI: 10.1049/iet-cdt.2016.0095
Año: 2018
Publicado en: IET Computers and Digital Techniques (2018), [33 pp]
ISSN: 1751-8601

Financiación: info:eu-repo/grantAgreement/ES/MINECO/TIN2013-46957-C2-1-P
Financiación: info:eu-repo/grantAgreement/ES/MINECO/TIN2014-52608-REDC
Tipo y forma: Artículo (PrePrint)
Área (Departamento): Arquitectura y Tecnología de Computadores (Departamento de Informática e Ingeniería de Sistemas)

Derechos Reservados Derechos reservados por el editor de la revista


Exportado de SIDERAL (2018-03-19-12:37:06)

Este artículo se encuentra en las siguientes colecciones:
Artículos > Artículos por área > Arquitectura y Tecnología de Computadores



 Registro creado el 2018-03-19, última modificación el 2018-03-19


Preprint:
 PDF
Valore este documento:

Rate this document:
1
2
3
 
(Sin ninguna reseña)